But du cours:
Introduction aux composants FPGA et au langage de description matérielle VHDL
Résultats d’apprentissage visés:
- distinguer les différents types d’instructions VHDL
- utiliser les outils de l'électronique correspondants aux différentes étapes du développement d’un circuit en VHDL
- décrire, à l'aide du langage de description VHDL, un circuit logique simple combinatoire ou séquentiel
- écrire, à l'aide du langage de description VHDL, un banc de test permettant de tester et simuler le fonctionnement d'un composant logique simple
- synthétiser et implanter un composant logique simple décrit à l'aide du langage VHDL dans un composant type FPGA
- commenter efficacement la description VHDL d’un circuit et son banc de test
- planifier en équipe les différentes étapes d'un projet
- créer une dynamique d'équipe (Motiver le groupe lorsqu’il y a découragement, partager ses idées, hypothèses et pistes tout en étant attentif et respectant les idées des autres, planifier les échanges en dehors des temps de classe)
- analyser une solution industrielle
- comparer des solutions technologiques
- se situer dans l'avancée du projet et de justifier ses acquis d'apprentissages
Prérequis :
- Electronique numérique (cours de 4ème semestre de Licence SPI parcours EEEA)
- Algèbre de Boole
- théorèmes fondamentaux
- table de vérité
- tableau de Karnaugh
- Logique combinatoire
- Logique séquentielle
- table et graphe de transition
- machines à états
Temps d’apprentissage global: 50 h
Modalités pédagogiques:
- présence : 24h
- distance : 26h
Modalités spécifiques:
Cet enseignement se déroulant sous forme de projet, les étudiants ayant une dispense d'assiduité doivent obligatoirement assister à cet enseignement pour le valider.
Validation de l'enseignement:
La validation de l’unité d’enseignement s’effectuera par :
- L’identification et la justification de la progression du développement des compétences appuyé sur l’outil Carnet de bord et de la grille critériée associée pour un poids de 40 % (Évaluation individuelle)
- La réalisation aboutie du projet pour un poids de 30 % (Évaluation par binôme)
- Le devoir écrit d’analyse pour un poids de 30 % (Évaluation individuelle)
A l’issue de ce module l’apprenant obtiendra une note sur 20 (une pénalité sera appliquée en cas d'absence)